Презентация на тему: Триггеры и сумматоры

Триггеры и сумматоры Устройства АЛУ

Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические и логические операции Состоит из устройств, построенных на логических элементах: Триггеры Полусумматоры Сумматоры Шифраторы Дешифраторы Счетчики Регистры

Триггер Триггер - это устройство последова-тельного типа с двумя устойчивыми состояниями равновесия, предназна-ченное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется. В переводе – защелка, спусковой крючок

Триггер RS-триггер или SR-триггер — триггер, который сохраня-ет своё предыдущее состоя-ние при нулевых входах, и меняет своё выходное состояние при подаче на один из его входов единицы. При подаче единицы на вход S (от английского англ. Set - установить) выходное состо-яние становится равным единице. А при подаче единицы на вход R (от английского англ. Reset - сбросить) выходное состоя-ние становится равным нулю.

Триггер Один триггер хранит бит информации. Для хранения 1 байта необходимо ? триггеров

Регистр Несколько триггеров можно объединить в регистр – устройство для хранения чисел с двоичным представлением цифр разрядов, которыми можно представить и адрес, и команду, и данные. Регистры содержатся в различных вычислительных узлах компьютера – процессоре, периферийных устройствах и т. д. Основными видами регистров являются параллельные и последовательные (сдвигающие).

Регистр параллельный Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Какова разрядность представленного на рисунке регистра?

Регистр последовательный Здесь выход одного триггера подключен к входу последующего. Основное применение последовательного регистра - преобразование последовательного кода в параллельный. Например, при передаче кода символа с клавиатуры

Типы регистров Сумматор – регистр АЛУ, способный производить сложение, участвует в выполнении каждой арифметической операции Сдвиговый регистр – предназначен для выполнения операции сдвига Счетчики – схемы, способные считать поступающие на вход импульсы Счетчик команд – регистр устройства управления процессора (УУ), содержимое которого соответствует адресу очередной выполняемой команды; служит для автоматической выборки программы из последовательных ячеек памяти Регистр команд – регистр УУ для хранения кода команды на период времени, необходимой для ее выполнения. Часть его используется для хранения кода операции, остальные – для хранения кодов адресов операндов

Сумматор Сумматор является центральным узлом арифметическо-логического устройства компьютера Сумматор выполняет сложение много-значных двоичных чисел Он представляет собой последовательное соединение одноразрядных двоичных сум-маторов, каждый из которых осуществляет сложение в одном разряде. Если при этом возникает переполнение разряда, то перенос суммируется с содержимым старшего соседнего разряда

Сумматор По числу входов и выходов одноразрядных двоичных сумматоров различают: полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд); полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд).

Полусумматор Полусумматор — логическая схема имеющая два входа и два выхода.

Полусумматор

Полусумматор Полусумматор используется для построения двоичных сумматоров. Полусумматор можно обозначить след. образом

Одноразрядные двоичные сумматоры характеризующиеся нали-чием трёх входов, на которые подаются одноимённые раз-ряды двух складываемых чисел и перенос из пре-дыдущего (более младшего) разряда, и двумя выходами: на одном реализуется ариф-метическая сумма в данном разряде, а на другом – пере-нос в следующий (более старший разряд).

Одноразрядные двоичные сумматоры

Одноразрядные двоичные сум-маторы

Общая схема сумматора